#### ⑲ 日本国特許庁(JP)

① 特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

昭62-281444

<pre>⑤Int Cl.⁴</pre>	識別記号	厅内整理番号		砂公開	昭和62年(	198	7)12月7日
H 01 L 21/82 27/04 27/08	101	8526-5F A-7514-5F M-7925-5F	審査請求	未請求	発明の数	1	(全 7頁)

図発明の名称 半導体集積回路装置

> 創特 願 昭61-123389

願 昭61(1986)5月30日 29出

⑦発 明 者 黛 史 Éß 小平市上水本町1479番地 日立マイクロコンピュータエン

ジニアリング株式会社内

明 70発 渚 北村 則 小平市上水本町1479番地 日立マイクロコンピユータエン

ジニアリング株式会社内

⑫発 明 者 小 倉 節夫 高崎市西横手町111番地 株式会社日立製作所高崎工場内 ⑪出 願 人

日立マイクロコンピュ 小平市上水本町1479番地

ータエンジニアリング 株式会社

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

②代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明細書

1. 発明の名称 半導体集積回路装置

#### 2. 特許請求の範囲

1. 多数の論理ゲートを配列してなる論理回路部 を有する半導体集積回路装置であって、配列され た論理ゲートの間に疑似ゲートが適宜に挿入され、 この疑似ゲートが形成されたところに論理ゲート 間の配線を中継する端子部が形成されていること を特徴とする半導体集積回路装置。

2. 上記論理ゲートとして I I L (インテグレー テッド・インジェクション・ロジック) が形成さ れていることを特徴とする特許請求の範囲第1項 記載の半導体集積回路装置。

#### 3. 発明の詳細な説明

[産業上の利用分野]

この発明は、半導体集積回路装置技術、さらに はIIL(インテグレーテッド・インジェクショ ン・ロジック)による論理回路部を有する半導体

集積回路装置に適用して有効な技術に関するもの で、たとえば、アナログ回路とデジタル回路とが 混在して形成されるアナログ/デジタル型半導体 集積回路装置に利用して有効な技術に関するもの である.

#### [従来の技術] .

たとえば、論理ゲートとしてのIIL(インテ グレーテッド・インジェクション・ロジック) は、 アナログ回路と一緒に形成するのに適しているた め、A/D変換器あるいはD/A変換器などのア ナログ/デジタル型半導体集積回路装置の論理回 路部を構成するのに良く利用されている。この「 I L は、たとえば日経マグロウヒル社刊行「日経 エレクトロニクス 1981年9月28日号 (n 0.274)」116~140頁(解説:バイボ ーラVLSIに最適なデバイス回路を探る) など に記載されているように、集積密度を高めたりす るのにも有利な回路デバイスである。

第4図は、そのIILのデバイス構造を等価回

路および論理記号図とともに示す。

このIILは、第4図にその等価回路および論理記号図を並記するように、pnpバイボーラ・トランジスタQpとnpnバイボーラ・トランジスタQnとが、その電極領域の一部を共有する状態で集積形成されている。

以上のようなデバイス構造を有するIILは、 第5図に示すように、帯状にレイアウトされたp

さらに、たとえば第6図に示すように、それぞれに多数のIILが並んだIIL列を複数本並設する場合には、IIL間を接続する配線の距離などを最適化する必要から、回路機能をIIL列10の単位ごとにまとめて形成するようにし、これによって2以上のIIL列10と10の間を跨ばような配線をできるだけ少なくするような配慮が必要である。

ところが、そのような配線の最適化を行うと、 第6図に示すように、各IIL列10の長さに大 きなバラツキが生じざるを得なくなってしまう。 型インジェクタ領域2の両側に沿って多数配列された状態で形成される。そして、同図に示すように、たとえば2層アルミニウム配線AQ1、AQ2とスルーホールTHによって各IILの間が適宜接続されることによって、所定の論理機能をもつ回路が構成される。

第6図は、上述したIILによって構成された 治理回路部100の全体の平面レイアウト状態を 示す。この治理回路部100は、たとえばアナー グ/デジタル型半導体集積回路装置内の一部を 離領域30によって囲んだ中に形成され、その中 には複数本のIIL列10が所定の間隔 wを置い て配設されている。

#### [発明が解決しようとする問題点]

しかしながら、上述した技術には、次のような問題点のあることが本発明者によってあきらかとされた。

すなわち、インジェクタ拡散層2に沿って並ぶ 多数の11Lを相互に接続するためには、第5図

この結果、論理回路部100内には大きな無駄スペースができてしまって、半導体チップ面積の利用効率が悪くなってしまう、という問題点を生じることも本発明者らによってあきらかとされた。

本発明の目的は、たとえば「「しのごとき多数の論理ゲートを配列してなる論理回路部にあって 接 論理ゲート間を接続するために必要となる配線 領域を縮小しつつ、その配線の最適化を可能にしるにレイアウトの最適化による半導体チップ面での利用効率の向上も可能にする、という技術を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および派付図面からあき らかになるであろう。

#### [問題点を解決するための手段]

本願において開示される発明のうち代表的なものの 概要を簡単に説明すれば、下記のとおりである。

すなわち、多数配列された論理ゲートの間に、 論理ゲートとしては使用されない疑似ゲートを適 宜に挿入し、この疑似ゲートの上に提供されるスペースを利用して論理ゲート間の配線を中継する 端子部を形成する、というものである。

#### [作用]

て多数配列された状態で形成される。そして、同図に示すように、たとえば2層アルミニウム配線 A 2 1 . A 2 2 とスルーホールTHによって発 I しの間が適宜接続されることによって、所定の論理機能をもつ回路が構成されるようになっている。この場合、A 2 1 は 1 層目の配線をそれぞれ示す。

ここで、その多数のIILの間には、論理ゲートとして使用されない疑似ゲートIIL'が適宜に挿入されている。そして、その疑似ゲートIIL'が形成されたところには、IIL間の配線AU1、AU2を中継する端子部TCが形成されている。

第2図は、上記疑似ゲート I I L'が形成された部分 (A-A) の断面状態を示す。

同図において、IIしは、n型半導体基板1内に形成されたp型インジェクタ拡散層2、このp型インジェクタ拡散層3内に適てした成階3内に適宜数形成されたn+型コレクタ拡散層4、および

能になる。

以上のようにして、たとえばIILのようにして、たとえばIILののおったとればIILのごにしている。
ない、各語理ゲート間を接続するために必要になるでは、さらにレイアウトの最適化にする、という目的が逸成される。

#### [実施例]

以下、本発明の好適な実施例を図面に基づいて説明する。

なお、各図中、同一符号は同一あるいは相当部 分を示す。

第1図は、この発明による技術が適用された半 導体集積回路装置の要部における平面レイアウト 状態を示す。

同図において、IIL(インテグレーテッド・インジェクション・ロジック)は、帯状にレイアウトされたp型インジェクタ領域2の両側に沿っ

成するめたの電極6とスルーホールTHが形成さされているだけである。ことによって、IILのから出版似ゲートIILでかかってながなったがは疑いである。したながっては、IILので接続の最近である。したない。ないのでは、IILのでは、IILのではないである。というないできる。

第3図は、上述した疑似ゲートIIL をところどころに挟んで多数のIILが配列された論理回路部100の全体のレイアウト状態を示す。複数のIIL列10は、分離領域10で囲まれた中に形成されて所定の論理回路機能を構成する。

さて、以上のように構成された半導体集積回路装置では、第1図に示すように、多数のIIL間を接続するための配線AL1、AL2は、そのIILの間に適宜に挿入された疑似ゲートIIL'上の中継端子部TCを経由させることによって、そのIILの列10の外に大きくはみ出したり迁

回させたりすることなく布線することができるようになる。

これによって、第3図に示すように、各IIL間を接続するために必要となる配線領域20の編wを縮小しつつ、その配線を最適化することが行いやすくなる。

さらに、その配線の最適化が行いやすくなることによって、第3図に示すように、複数本のIIL列10を並設する場合には、各IIL列10の長さのバラツキを少なくした状態でもって配線の最適化がはかれるようになり、これによって半導体チップ面積の利用効率の向上が可能になる。

以上のようにして、たとえばIILのごとき多数の論理ゲートを配列してなる論理回路部にあって、各論理ゲート間を接続するために必要とある配線領域を縮小しつつ、その配線の最適化を可能にし、さらにレイアウトの最適化による半導いプ面積の利用効率の向上も可能にする、という目的が達成される。

以上、本発明者によってなされた発明を実施例

にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいう。最にない。たとえば、「「し間を3層以上の多層配線によって行う構成であってもよい。また、「「し以外の論理ゲートたとえばСМ〇S論理ゲートであってもよい。

以上の説明では主とじて本発明者によってなされた発明をその背景となった利用分野であるアナログ/デジタル型半導体集積回路装置に適用した場合について説明したが、それに限定されるものではなく、たとえば、デジタル専用の半導体集積回路装置などにも適用できる。

#### [発明の効果]

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

すなわち、たとえばIILのごとき多数の論理 ゲートを配列してなる論理回路部にあって、各論 理ゲート間を接続するために必要となる配線領域を縮小しつつ、その配線の最適化を可能にし、さらにレイアウトの最適化による半導体チップ面積の利用効率を向上させることができる、という効果が得られる。

#### 4. 図面の簡単な説明

第1図はこの発明による技術が適用された半導体集積回路装置の要部における平面レイアウト状態の一実施例を示す図、

第2図は第1図のA-A部分の断面状態を示す デバイス構造図、

第3図は第1図に示した部分を含む論理回路部の平面レイアウト状態を示す図、

第4図はIILの構造をその等価回路およびデバイス構造とともに示す図、


第5図はこの発明に先立って検討された半導体 集積回路装置の一部における平面レイアウト状態 を示す図、

第6図は第5図に示した部分を含む論理回路部


### の平面レイアウト状態を示す図である。

I I L・・・論理ゲート(インテグレーテッド・インジェクション・ロジック)、I I L'・・・・ 疑似ゲート、A & 1 , A & 2 · · · · 配線、T H・・・スルーホール、T C・・・中継増子部、10・・・I I L 列、2 O・・・配線領域・


代理人 弁理士 小川 勝男




# 第 2 図




## 第 4 図





# 

-238-



第1頁の続き

砂発 明 者 宮崎 日出夫 和 幸 切発 明 者 亀 垣 山崎 勿発 明 者 幸一

高崎市西横手町111番地 株式会社日立製作所高崎工場内 高崎市西横手町111番地 株式会社日立製作所高崎工場内 高崎市西横手町111番地 株式会社日立製作所高崎工場内 DOCUMENT-IDENTIFIER: JP 62281444 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

#### FPAR:

, i dro

PURPOSE: To optimize interconnection in conformity with reduction of

interconnecting regions and enlarge a utility factor of semiconductor chip

areas, by interposing dummy gates appropriately between logic gates and then

forming terminal parts thereon for relaying the interconnections between the logic gates.

#### FPAR:

CONSTITUTION: A semiconductor integrated circuit device having logic circuit

parts, in which numerous logic gates are disposed, is provided with dummy gates

interposed appropriately between the logic gates disposed, where terminal parts

are formed to relay interconnections between the logic gates. IIL, for

example, are formed to be disposed in numbers along both sides of a p-type

injector region 2 shaped in a band layout, and respective IIL are connected

appropriately through two layers of aluminium interconnections All, Al2, and

throughholes TH so that circuits having definite lagic functions can be formed.

Dummy gates IIL', which are not used as logic gates, are interposed

appropriately between numerous IIL, together with a terminal part TC formed

there to relay interconnections Al1 and Al2 between IIL.